Розділ 2. Запропоновано удосконалену модель тестування та верифікації, основану
на автоматному описі цифрового проекту. На рис. 1 ( зліва) представлено модель,
що містить два ідентичних модуля проектованого виробу F, блок порівняння
результатів аналізу з виходом TY, модуль формування вхідних впливів TB
(TestBench), який декомпозує невизначені стани на нульові та одиничні складові
T0 і T1 відповідно. Головна перевага моделі – висока швидкодія паралельного
багатозначного трійкового аналізу, орієнтованого на обробку незначної (10Х)
кількості символів X у вхідних послідовностях. Застосування логічних
багатозначних операторів дає можливість диференціювати ризики збоїв, перегонів
і змагань сигналів, що є суттєвим для комбінаційних схем, де необхідно
знаходити критичні місця (структурні компоненти) в цілях їх наступної
модифікації та усунення змагань.
Представлення структури цифрового проекту пов’язано з модифікованою моделлю
скінченного автомата (рис. 1, справа), де стани автомата і функція виходів
залежать також від сигналів у момент часу (t-1). Сукупність взаємозалежних
автоматних інформаційних процесів описується характеристичними рівняннями
першого роду Z(t)=f[X(t-1),X(t),Y(t-1),Z(t-1)];
Y(t)=g[X(t-1),X(t),Z(t-1),Y(t-1)], які задають поведінку пристрою та
функціональних елементів, описаних кубічними покриттями у багатозначному
алфавіті: A2={Q=00, E=01, H=10, J=11, O={Q,H}, I={E,J}, A={Q,E}, B={H,J},
S={Q,J}, P={E,H}, C={E,H,J}, F={Q,H,J}, L={Q,E,J}, V={Q,E,H}, Y={Q,E,H,J},
A1={0,1,X={0,1}}, (U)}.
Запропонована багатозначна автоматна модель призначена для виконання процедури
прямої імплікації – справного моделювання невхідних ліній при заданих умовах у
трійковому алфавіті на входах цифрового об’єкта, проведення зворотної
імплікації на основі застосування П-алгоритму в цілях визначення вхідних умов,
щозадовольняють заданому стану вихідних (невхідних) змінних, моделювання
одиночних константних несправностей, що задаються координатами кубічних покрить
примітивних елементів цифрової структури. Стратегія створення квазіоптимальної
програмної моделі цифрової системи грунтується на модифікації -алгоритму та
наведена на рис. 2. В ній-алгоритм застосовується до декомпозованої підмножини
комбінаційних та послідовносних компонентів Ci та Si, за умови, що модель
представлена у вигляді:.
Принцип декомпозиції полягає у наступному: для формування покриття
послідовносної підсхеми виділяють функції переходів, виходів і підсхеми
пам’яті. Результат розбиття – кількість примітивів q= k+n. Сутність -алгоритму
– переріз покрить функціонально взаємозалежних компонентів з наступним
виконанням операцій мінімізації та поглинання:
Тут M – множина кубів (векторів), що виходить на кожному кроці перерізу покрить
по координатах зв’язку; Ci та Cj – кубічні покриття, які використовуються у
перерізі; Li та Lj – лінії зв’язку для виконання перерізу кубів покрить двох
компонентів схеми, n – кількість компонентів або примітивів схеми.
Критерієм мінімальності моделі цифрової схеми є її оцінка за Квайном Q, що
враховує сукупний об’єм моделі та дозволяє вибрати найкращий з декількох
варіантів, отриманих при обмеженнях на час їх побудови:
Отримана модель процесу синтезу КП інваріантна у відношенні до структури
цифрової схеми і є модифікацією -алгоритму, оскільки дозволяє будувати КП не
тільки комбінаційних, але і послідовносних схем і примітивів, заданих у вигляді
булевих рівнянь або кубічних покрить примітивів регістрових передач.
Для аналізу перехідних процесів та виявлення змагань запропоновано модель
цифрового проекту, доповнену регістром сканування даних з внутрішніх ліній
схеми. Сутність розробки полягає у модифікації або спрощенні структури
граничного сканування, позначеного в стандарті IEEE 1149.1 Boundary Scan,
орієнтованої на спостереження станів вибраних внутрішніх ліній цифрового
проекту, імплементованого в кристал FPGA. Платою за додаткову функціональність
є апаратурна надлишковість, яка лінійно залежить від кількості ліній, що
спостерігаються: , де k – відсоток внутрішніх ліній, які необхідно зробити
спостережними, N – загальна кількість ліній цифрового проекту, F – кількість
еквівалентних вентилів для реалізації однієї комірки регістра сканування даних
, U – кількість вентилів для реалізації схеми керування процесом сканування
інформації. Апаратурна надлишковість реалізації міжнародного стандарту IEEE
1149.1 Boundary Scan для цифрових проектів, що містять більше 100 000 вентилів,
складає не більше 10% від загальної корисної функціональності. Дубльовану
модель слід використовувати для апаратного синтезу тестів методом активізації
одновимірних шляхів, що забезпечує підвищення швидкодії в сотні разів у
порівнянні з програмною реалізацією тестового генератора. Однак зовнішніх
виходів буває недостатньо для перевірки коректності всієї схеми, тому необхідно
реалізувати ефективне апаратурне доповнення для сканування внутрішніх ліній в
процесі тестування. В роботі розглянуто засоби для спостереження станів ліній в
апаратурі стандарту IEEE 1149.1 & 1500 Boundary Scan. Основним компонентом
Boundary Scan регістра є комірка сканування, яку варто розглядати як апаратурну
надлишковість для кожної лінії, що підлягає спостереженню та керуванню. Тому
кількість таких ліній в проекті повинна бути обмеженою. Базова комірка
граничного сканування IEEE Boundary Scan є функціонально надлишковою, якщо її
використовувати тільки для спостереження стану внутрішньої змінної. Виходячи з
функцій (зняти інформацію з лінії, сканувати стан лінії на зовнішн