Содержание
Введение.
Глава 1. Обзор существующих методов анализа СБИС с учетом
эффектов деградации.
1.1 Анализ эффектов деградации транзисторов во времени
1.2 Исследование существующих методов статического временного анализа.
1.3 Обзор существующих методов учета влияния ЫВТ1эффекта на логическом уровне.
1.4 Исследование структуры современных стандартов библиотек элементов СБИС
1.5 Обоснование цели и задач работы.
1.6 Выводы
Глава 2. Анализ стрессовых состояний транзисторов с учетом
логических корреляций.
2.1 Состояние проблемы и существующие методы анализа эффектов деградации
2.2 Адаптация метода распространения вероятностей сигналов и корреляций между ними.
2.3 Расчет времени стрессового состояния для КМОП вентиля.
2.4 Результаты численных экспериментов.
2.5 Оценка вычислительной сложности алгоритма.
2.6 Выводы
Глава 3. Разработка параметрической модели для анализа эффектов деградации транзистора
3.1 Исследование влияния технологических и схемных параметров на деградацию порогового напряжения
3.2 Разработка модели деградации порогового напряжения
3.3 Результаты численных экспериментов
3.4 Выводы
Глава 4. Методы характеризации задержек библиотечных элементов с учетом деградации порогового напряжения.
4.1 Исследование квадратичной и линейной моделей деградации задержки в маршруте характеризации библиотек элементов
4.2 Разработка метода оценки деградации задержки вследствие ГТВТ1эффекта на основе анализа последовательнопараллельной структуры
вентиля
4.3 Разработка алгоритма построения характеризационнной сетки
4.4 Выводы.
Глава 5. Характеристика программного обеспечения и
экспериментальные результаты
5.1 Маршрут статического временного анализа с учетом деградации порогового напряжения
5.2 Выявление критических участков схем, подверженных деградации
5.3 Входные и выходные данные
5.4 Суммарная оценка эффективности предложенного маршрута
5.5 Выводы.
Заключение.
Список литературы
- Київ+380960830922