Содержание
СПИСОК СОКРАЩЕНИЙ
ВВЕДЕНИЕ
ГЛАВА 1. ФИЗИЧЕСКИЕ ОСНОВЫ ЭНЕРГОПОТРЕБЛЕНИЯ НАНОРАЗМЕРНЫХ ЦИФРОВЫХ 1I СБИС
1.1. Динамическая мощность цифровых КМОП СБИС
1.1.1. Мощность, затрачиваемая на перезаряд узловой емкости
1.1.2 Мощность, связанная с протеканием сквозного тока
1.1.3. Метод энергетической оптимизации логических цепей
. 1.4 Выводы по параграфу
1.2. Статическая мощность цифровых СБИС
1.2.1. Подпороговый ток
1.2.1. Ток обратно смещенного рп перехода
1.2.2. Ток утечки через переход затворподложка
1.2.4. Ток стока, индуцированный затвором ОЮЬ
1.3. Тенденции в изменении соотношений между динамической и статической мощностью при уменьшении проектных норм
Выводы по главе
ГЛАВА 2. СНИЖЕНИЕ ЭНЕРГОПОТРЕБЛЕНИЯ АРИФМЕТИКОЛОГИЧЕСКИХ БЛОКОВ
2.1. Снижение энергопотребления цепей распространения тактового сигнала
2.2. Методы снижения энергопотребления арифметикологических блоков, заложенные в средства САПР
2.2.1. Изменение размеров элементов ii
2.2.2. Переподключение входов элементов i i
2.2.2. Объединение элементов i i
2.2.4. Оптимизация фронтов сигналов iii
2.2.5. Перестроение логических цепей
2.2.6. Алгоритм автоматической оценки мощности. Анализ рассмотренных методов.
2.3. Библиотека стандартных логических элементов
2.3.1. Логика с использованием проходных транзисторов
2.3.2. Преодоление ограничений, накладываемых на элементы с проходными транзисторами.
2.3.3. Разработанные элементы библиотеки
2.4. Методика использования функциональных узлов
2.4. Модификация метода отключения функциональных узлов
Выводы по главе
ГЛАВА 3. СНИЖЕНИЕ ЭНЕРГОПОТРЕБЛЕНИЯ СФБЛОКОВ СОЗУ
3.1. Обобщенная структурная схема двух координатной секции СОЗУ.
3.2. Анализ энергопотребления секции однопортовой СОЗУ
3.3. Определение оптимальной структуры секции накопителя
3.4. Методы повышения быстродействия СОЗУ
Выводы по главе
ГЛАВА 4. ПРАКТИЧЕСКОЕ ИСПОЛЬЗОВАНИЕ РАЗРАБОТАННОГО МАРШРУТА ПРОЕКТИРОВАНИЯ
4.1. Использование библиотеки, включающей разработанные логические элементы
4.2. Семейство СФблоков СОЗУ
4.1.1. Выбор ячейки памяти для СФблока СОЗУ
4.1.2. Предварительный расчет параметров СФблока СОЗУ 4К бит
4.1.3. Схемотехническая и топологическая реализация СФблока СОЗУ
4.1.4. Верификация СОЗУ
4.3. СФблоков ФДПЧ
4.2.1. Структурная схема ФАПЧ и принцип действия
4.2.2. Цифровое ядро ФАПЧ
4.2.3. Минимизация энергопотребления ФАПЧ
ЗАКЛЮЧЕНИЕ
СПИСОК ЛИТЕРАТУРЫ
- Київ+380960830922