Оптимизация объектного кода для процессорных архитектур с поддержкой параллелизма на уровне команд

Оглавление
Оглавление.
1. Введение.
2. Обзор методов оптимизации кода для процессоров с поддержкой параллелизма на уровне команд.
2.1.1ЬРплатформы
2.2. Критерии оптимизации кода.
2.3. Круг проблем, связанных с оптимизацией кода для 1ЬРпроцессоров
2.4. Области планирования
2.5. Усиление параллелизма в пределах областей планирования
2.5.1. Преобразования циклов.
2.5.2. Встраивание функций.
2.5.3. Снятие зависимостей поданным
2.5.4. Соотношение программного и аппаратного параллелизма.
2.6. Планирование команд.
2.6.1. Алгоритмы планирования
2.6.2. Координация планирования и распределения регистров
2.6.3. Глобальное планирование.
2.6.4. Аппаратная поддержка глобального планирования.
2.6.5. Метод доминантного параллелизма при планировании в древовидных областях.
2.6.6. Планирование по прогнозу значений данных
2.7. Особенности генерации кода для ЦПОС.
2.8. О роли языковых расширений
2.9. Сводка методов оптимизации для процессоров с поддержкой
параллелизма на уровне команд.
3. Компилятор с оптимизирующим постпроцессором детальное
описание
3.1. Характеристика процессора 1В7.
3.2. Общие сведения о компиляторе для 1В7
3.3. Роль базового компилятора.
3.4. Постпроцессирование.
3.4.1. Примеры оптимизаций, выполняемых постпроцессором
3.4.2. Основные понятия.
3.4.3. Последовательность обработки входного ассемблерного файла.
3.4.4. Аппаратная совместимость.
3.4.5. Модель линейного участка и постановка задачи
планирования
3.4.6. Алгоритм планирования
3.4.7. Учет аппаратных задержек.
3.4.8. Сокращение перебора
3.4.9. Подбор вариантов команд.
3.4 Модификация команд.
3.5. Настройка постпроцессора на архитектуру 1В7.
3.5.1. Регистры
3.5.2. Классы регистров
3.5.3. Соглашения о связях.
3.5.4. Ресурсы.
3.5.5. Свойства команд.
3.5.6. Варианты
3.5.7. Псевдокоманды модификаторы
3.5.8. Динамические ресурсы
3.5.9. Реализация аппаратных ограничений при помощи псевдорегистров.
4. Оценки эффективности
4.1. Сравнение с другими методами планирования.
4.1.1. Списочное планирование
4.1.2. Методы планирования на основе ЦЛП.
4.1.3. Метод планирования с использованием дизъюнктивных
графов
4.2. Измерение эффективности кода для процессора 1В7
4.2.1. Цели и методика измерений.
4.2.2. Результаты измерений
4.2.3. Конвейеризация и развертка циклов.
4.2.4. Замена адресации со смещением на адресацию с
постинкрементацией адресного регистра.
4.2.5. Перестановки обращений к памяти.
4.2.6. Оценка эффективности оптимизаций
4.2.7. Распределение регистров.
5. Заключение.
6. Литература
1. Введение
Актуальность