Методы анализа помех, влияющих на быстродействие цифровых КМОП схем

Содержание
Введение
Глава 1. Анализ помехоустойчивости цифровых КМОП схем. Обзор состояния проблемы.
1.1. Консервативный анализ помехоустойчивости.
1.2. Современные методы анализа помехоустойчивости
1.3. Выводы.
Глава 2. Предварительные эксперименты. Покластерный метод анализа помех, влияющих на задержку, в цифровых схемах
2.1. Предварительные эксперименты по анализу помех влияющих на задержку
проводящего пути
2.2. Алгоритм покластерного анализа помехи задержки на проводящем пути
2.3. Алгоритм покластерного анализа помехи задержки на проводящем пути с
учетом межкластерных взаимодействий.
2.4. Экспериментальные результаты.
2.5. Выводы.
Глава 3. Статический временной анализ с обнаружением ложных путей на основе логических импликаций. Анализ помех влияющих на задержку на основе результатов временного анализа
3.1. Статический временной анализ.
3.2. Современный статический временной анализ.
3.3. Расчет задержки и времени переключения для предварительно
отхарактеризованного вентиля
3.3.1. Нелинейная модель задержки.
3.3.2. Полиномиальная модель задержки.
3.4. Учет задержки вносимой межсоединениями в статическом временном
анализе
3.4.1. Задержка и время переключения сигнала для ЯСдеревьев
3.4.2. Алгоритм, основанный на расчете эффективной емкости СеП ЯСдерева
3.4.3. Экспериментальные результаты расчета ЯСдеревьев в статическом анализе.
3.5. Алгоритмы перечисления путей.
3.6. Формирование логических ограничений
3.7. Статический временной анализ с определением ложных путей с помощью логических импликаций.
3.8. Анализ помех влияющих на задержку на основе результатов статического временного анализа
3.9. Реализация и экспериментальные результаты
3 Выводы
Глава 4. Анализ помех влияющих на задержку с помощью графа парных ограничений.
4.1. Модель помехи задержки.
4.2. Логические ограничения.
4.3. Временные ограничения
4.4. Расчет влияния помехи на время задержки распространения сигнала в цифровых СБИС на наихудший случай.
4.5. Формирование графа парных ограничений
4.6. Поиск независимого множества максимального веса на графе парных ограничений.
4.7. Реализация и экспериментальные результаты
4.8. Выводы.
Глава 5. Анализ помех влияющих на задержку с помощью метода ветвей и границ
5.1. Расчет влияния помехи на время задержки распространения сигнала в цифровых СБИС на наихудший случай.
5.2. Реализация и экспериментальные результаты.
5.3. Заключение
Глава 6. Характеристика программного обеспечения и результаты экспериментов
6.1. Характеристика программного обеспечения реализующего анализ помех влияющих на задержку прохождения сигнала
6.2. Обоснование выбора платформы проектирования.
6.3. Потоки данных в i.
6.4. Примеры входных и выходных данных в программе i.
6.5. Типовая структура управляющего файла для i в формате
6.6. Результаты анализа помехи задержки для индустриальной схемы
6.7. Выводы
Заключение.
Список литературы