Ви є тут

Исследование и разработка методов увеличения производительности интегральных схем многоядерных микропроцессоров на основе повышения эффективности коммутационной логики

Автор: 
Путря Федор Михайлович
Тип роботи: 
диссертация кандидата технических наук
Рік: 
2009
Артикул:
568417
179 грн
Додати в кошик

Вміст

СОДЕРЖАНИЕ
ВВЕДЕНИЕ
ОПРЕДЕЛЕНИЯ, ОБОЗНАЧЕНИЯ И СОКРАЩЕНИЯ
1 Анализ принципов построения многоядерных систем и выявление основных причин снижения их производительности.
1.1 Тенденции в производстве современных вычислительных систем, миогоядерные процессоры
1.2 Обзор существующих многоядерных решений
1.3 Анализ и сравнение существующих методов коммутации для мпогоядерных систем
1.4 Методы борьбы с эффектом дальней памяти мультигрсдовость и увеличение регистрового файла
1.5 Характерные черты перспективных многоядерных систем
1.6 Проблема арбитража обращений к памяти в многоядерной системе
1.7 Организация обмена с внешними устройствами.
1.8 Выводы.
2 Алгоритм арбитража на основе динамического определения характеристик потоков обращений
2.1 Структура модели многоядерной системы
2.2 Методика комплексного сравнения алгоритмов арбитража.
2.2.1 Сравнение алгоритмов арбитража при обращении к одному разделяемому ресурсу.
2.2.2 Сравнение алгоритмов арбитража при обращениях к нескольким разделяемым ресурсам.
2.3 Разработка программного обеспечения для комплексного сравнения алгоритмов арби тража на различных конфигурациях многоядерных систем
2.4 Вариант аппаратной реализации алгоритма арбитража на основе динамического определения характеристик потоков обращений
2.4.1 Индикация высокой платности потоков
2.4.2 Выбор условия переключения между механизмами запуска смены приоритета для арбитража с индикацией высокой плотности потоков
2.5 Комплексное сравнение разработанного алгоритма арбитража со стандартными алгоритмами
2.5.1 Сравнение арбитража с индикацией высокой плотности потоков со стандартными алгоритмами в случае напряженного графика.
2.5.2 Сравнение алгоритмов арбитража при обращениях к нескольким разделяемым ресурсам в случае, когда все потоки обращений имеют идентичные характеристики.
2.5.3 Сравнение устойчивости различных алгоритмов арбитража к эффекту оттеснения потоков малой плотности при обращениях к нескольким разделяемым ресурсам
2.6 Оценка влияния особенностей схемотехнической реализации арбитража на его эффективность
2.7 Анализ влияния структуры многоядерной системы на эффективность арбитража па основе динамического определения характеристик потоков обращений.
2.8 Выводы
3 Решение проблемы доступа к дальней памяти. Применение
распределенных очередей.
3.1 Новый принцип размещения элементов очередей обращений на кристалле. Распределенные виртуальные очереди.
3.2 Разработка симулятора многоядерной системы.
3.2.1 Обоснование необходимости разработки симулятора многоядерной системы.
3.2.2 Возможности разработанного симулятора
3.2.3 Оценка прироста производительности системы при использовании распределенных очередей обращений е помощью разработанного симулятора
3.3 Автоматизация процесса проектирования многоядерной системы .
3.3.1 Использование препроцессоров для автоматизации процесса
проектирования, разработка препроцессора
3.3.2 Структура параметризированного описания многоядерной
системы
3.3.3 Процесс генерации описания многоядерной системы
3.4 Выводы
4 Решение проблем увеличения скорости обмена данными с внешними устройствами и нехватки выводов кристалла, программируемый последовательный порг.
4.1.1 Выявленные функциональные требования к универсальному контроллеру последовательных шин.
4.2 Разработка структурной схемы совмещенного контроллера последовательной шины
4.2.1 Блоки генерации тактовых и управляющих сигналов
4.2.2 Использование блока логики обмена для аппаратной обработки
данных и организации ускоренной записи в буфер чтения
4.2.3 Выбор структуры блока примапередачи
4.2.4 Блок управления выводами.
4.2.5 Структурная схема программируемого контроллера последовательных интерфейсов.
4.3 Выводы.
ЗАКЛЮЧЕНИЕ.
СПИСОК ИСПОЛЬЗУЕМЫХ ИСТОЧНИКОВ