Высокопроизводительные RISC-микропроцессоры для встраиваемых применений с оптимизированной структурой конвейера команд

Содержание
Введение.
Глава 1. Анализ методов снижения энергопотребления цифровых КМОП СБИС
1.1. Сравнение влияния качества схемотехнических решений современных микропроцессоров на энергопотребление.
1.2. Методы снижения энергопотребления в цифровых схемах.
1.3. Снижение напряжения питания и уменьшение проектных норм.
1.4. Динамическое управление частотой и напряжением питания
1.5. Включение дополнительных тактов останова в конвейер.
1.6. Использование нескольких напряжений в одном кристалле.
1.7. Применение технологии кремний на изоляторе
1.8. Метод селективного отключения синхросигнала.
1.9. Использование средств САПР
1 Выводы, постановка задачи
Глава 2. Эффективность отключения блоков в тактах останова для
микропроцессоров, ориентированных на встроенные применения
2.1. Анализ типовой задачи для встраиваемых применений.
2.2. Исследование структуры энергопотребления 1ШС микропроцессора для встраиваемых применений.
2.3. Оценка эффективности отключения блоков для типовых режимов работы микропроцессора.
2.4. Система моделирования для исследования логической модели микропроцессора.
2.5. Оценка эффективности селективного отключения блоков микропроцессора.
2.6. Методика оценки эффективности селективного отключения блоков микропроцессора.
2.7. Выводы
Глава 3. Оптимизация структуры конвейера с целью уменьшения
ПАРАМЕТРА ЭЕРГОПОТРЕБЛЕНИЕПРОИЗВОДИТЕЛЫЮСТЬ.
3.1. Анализ возможности реализации отключения неиспользуемых блоков без снижения производительности в рамках существующего конвейера.
3.2. Анализ вариантов оптимизации структуры конвейера исследуемого микропроцессора на примере К1
3.3. Анализ структуры конвейера 1ШСмикропроцессора на примере ШТ1Ш4
3.4. Методика структурной оптимизации конвейера команд.
3.5. Выводы
Глава 4. Применение разработанных методик при проектировании 1ШС
МИКРОПРОЦЕССОРА К2 С УМЕНЬШЕННЫМ ПОКАЗАТЕЛЕМ
ЭНЕРГОПОТРЕБЛЕНИЕПРОИЗВОДИТЕЛЬНОСТЬ.
4.1. Применение методики оценки эффективности селективного отключения блоков микропроцессора при проектировании микропроцессора К2
4.2. Применение методики структурной оптимизации конвейера команд при проектировании микропроцессора К2
4.3. Комплекс структурных и схемотехнических решений, позволяющий оптимизировать структуру конвейера с целью уменьшения параметра энергопотреблсниспроизводителыюсть.
4.4. Выводы.
Глава 5. Разработка и исследование микропроцессора с
оптимизированной структурой конвейера.
5.1. Структура оптимизированного конвейера с учетом предложений по оптимизации структуры конвейера.
5.2. Основные характеристики микропроцессора с оптимизированной структурой конвейера
5.3. Стенд для исследования микропроцессоров К1 и К2. Результаты измерений энергопотребления.
5.4. Сравнение энергопотребления наиболее близких аналогов Iмикропроцессора К2
5.5. Выводы
Заключение. Основные результаты диссертации.
Литература